首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> vivado

vivado 文章 最新资讯

重磅升级,不止于快!米尔ZYNQ 7010/7020全面适配Vivado & PetaLinux 2024.2,精修实战痛点,前瞻布局CRA法案!

  • (引言)在工业物联网、机器视觉和智能网关等严苛领域,米尔电子的MYC-C7Z010/20-V2MYC-Y7Z010/20-V2核心板及开发平台,凭借其硬核特性,已成为众多企业信赖的首选方案。我们深知,卓越的硬件平台需要匹配敏捷、高效且安全的软件工具链。为应对开发者对先进工具与日俱增的需求,并前瞻性地响应全球日益严格的网络安全法规,我们对经典的ZYNQ 7010/7020产品进行一次里程碑式的软件生态升级!我们不仅完成了对 Vivado 2024.2 与 PetaLinux 2024.2 
  • 关键字: 米尔科技   ZYNQ   Vivado 2024.2   PetaLinux   工业网关   FPGA   CRA法案   网络安全  

做了个无线的FPGA调试器!支持Vivado!

  • 做了一个AMD/Xilinx FPGA无线调试器可以使用Vivado无线调试FPGA!网友表示:具有智能配网功能,oled屏幕显示连接状态、IP地址等信息……主要参数基于ESP32-C3设计,软件兼容ESP32全系具备智能配网功能,连接路由器无需修改代码支持Vivado调试、下载FPGA,无需额外插件具备电平转换设计,兼容低压IO FPGA硬件设计思路原理图PCB图主控:ESP32因为好用便宜,且能连上WIFI,配合Arduino能大大降低软件开发难度。LDO不再使用典中典1117因为现在有更好用的长晶C
  • 关键字: FPGA   调试器   vivado  

Board从入门到精通系列(七)

  • Board从入门到精通系列(七)-本文将给出通过Vivado IDE开发Zynq平台上PS裸机应用程序的流程。读者将看到Vivado开发更高效、快捷。
  • 关键字: MP3   Board   Vivado  

使用VIVADO对7系列FPGA的高效设计心得

  • 使用VIVADO对7系列FPGA的高效设计心得-随着xilinx公司进入20nm工艺,以堆叠的方式在可编程领域一路高歌猛进,与其配套的EDA工具——新一代高端FPGA设计软件VIVADO也备受关注和饱受争议。
  • 关键字: FPGA   VIVADO   赛灵思  

Board从入门到精通系列(六)

  • Board从入门到精通系列(六)-由于更新了开发工具,所以本篇博客有必要重复前面的内容,今天首先演示如何利用Vivado开发纯逻辑工程,即只在PL上进行开发。
  • 关键字: FPGA   Vivado   OpenRISC  

创建ZYNQ处理器设计和Logic Analyzer的使用

  • 创建ZYNQ处理器设计和Logic Analyzer的使用-我们的目的是创建一个Zynq Soc处理器设计,并用Logic Analyzer来调试我们感兴趣的信号。
  • 关键字: ZYNQ   LogicAnalyzer   Vivado  

Xilinx 广泛部署动态重配置技术

  •   All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.)宣布,在今天发布的Vivado® Design Suite HLx 2017.1版中广泛纳入部分重配置技术,为有线和无线网络、测试测量、航空航天与军用、汽车以及数据中心等丰富应用,提供动态的现场升级优势和更高的系统集成度。  动态现场升级  利用赛灵思部分重配置技术,设计人员能夠即时变更器件的功能,无需全部重配置或重建链接,从而大幅提高了All&nb
  • 关键字: Xilinx   Vivado  

FPGA 101:用Vivado HLS为软件提速

  • 在编写软件时,您有没有遇到过无论怎么努力编码,软件都不能按您期望的速度运行?我遇到过。您有没有想过,“有没有什么简单而且成本不高的方法可将一些代码输入多个定制处理器或定制硬件?”毕竟,您的应用
  • 关键字: FPGA    Vivado  

Xilinx 开源TCL库正式发布

  • 用于共享工具命令语言脚本的开源库已发布在GitHub.com上。在过去五年里,赛灵思把战略重点放在设计方法和工具上,通过提供业界最先进、最全面的开发环境,解决生产力问题,加快设计周期,促使产品更快上市。即便新一
  • 关键字: TCL    Vivado    UltraFast  

揭开未扩展时钟的秘密

  • 时钟扩展对使用赛灵思Vivado设计套件的工程师来说是一个很大的挑战,但不是一个不可逾越的障碍。随着越来越多的赛灵思用户开始使用Vivadoreg;设计套件,部分用户对未扩展时钟表示困惑。那么什么是未扩展时钟呢?他们
  • 关键字: 时钟扩展    Vivado  

尝试通过算法重构和Vivado HLS生成高效的处理流水线

  • 通过用于重构高级算法描述的简单流程,就可以利用高层次综合功能生成更高效的处理流水线。如果您正在努力开发计算内核,而且采用常规内存访问模式,并且循环迭代间的并行性比较容易提取,这时,Vivado设计套件高层次
  • 关键字: 算法重构   Vivado   赛灵思  

用Vivado IPI和赛灵思IP实现更快速的设计输入

  • 本文将介绍如何优化赛灵思内核以便在CPRI远程无线电头端设计中使用Vivado IPI。新型基于FPGA的设计使用IP核的数量和种类日趋繁多。Vivadoreg;设计套件中的IP集成器 (IPI) 工具和赛灵思通信IP让设计人员能够更加轻松
  • 关键字: Vivado  

Vivado设计套件提升设计生产力的九大优势

  • 您的开发团队是否需要在极短的时间内打造出既复杂又富有竞争力的新一代系统?赛灵思All Programmable器件可助您一臂之力,它相对传统可编程逻辑和I/O,新增了软件可编程ARM处理系统、可编程模拟混合信号(AMS)子系统
  • 关键字: Vivado    设计套件    SoC  

Vivado IPI 为 Aurora 设计开放 FPGA 共享资源

  •   赛灵思的 IP Integrator 工具可帮助您改善设计输入生产力和多核 Aurora 设计的资源优化。  作者:  K Krishna Deepak  赛灵思高级设计工程师  kde@xilinx.com  Dinesh Kumar  赛灵思高级工程经理  dineshk@xilinx.com  Jayaram PVSS  赛灵思高级工程经理  jayaram@xilinx.com  Ketan M
  • 关键字: Vivado   Aurora  

Xilinx 宣布Vivado设计套件开始支持16nm UltraScale+产品早期试用

  •   All Programmable 技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布,Vivado®设计套件开始支持包括Zynq® UltraScale+和Kintex® UltraScale+器件在内的16nm UltraScale™+产品组合的早期试用。该Vivado早期试用版工具已与UltraScale+ ASIC级可编程逻辑进行了协同优化,能够充分发挥量产级UltraScale+器件的优势,进而利用整个目录中的
  • 关键字: Xilinx   Vivado  

Vivado HLS推动协议处理系统蓬勃发展(上)

  •   1 提高抽象层次   Vivado HLS能提高系统设计的抽象层次,为设计人员带来切实的帮助。Vivado HLS通过下面两种方法提高抽象层次:   ● 使用C/C++作为编程语言,充分利用该语言中提供的高级结构;   ● 提供更多数据原语,便于设计人员使用基础硬件构建块(位向量、队列等)。   与使用RTL相比,这两大特性有助于设计人员使用Vivado HLS更轻松地解决常见的协议系统设计难题。最终简化系统汇编,简化FIFO和存储器访问,实现控制流程的抽象。HLS的另一大优势是便于架构研究和
  • 关键字: Vivado   FIFO   存储器   RAM   C/C++  

Vivado HLS推动协议处理系统蓬勃发展(下)

  •   接上篇   4 设置简单系统   协议处理一般情况下属于状态事务。必须先顺序读取在多个时钟周期内进入总线的数据包字,然后根据数据包的某些字段决定进一步操作。通常应对这种处理的方法是使用状态机,对数据包进行迭代运算,完成必要的处理。例3是一种简单的状态机,用于根据上一级的输入丢弃或转发数据包。该函数接收三个参数:一个是通过“inData”流接收到的输入分组数据;一个是通过“validBuffer”流显示数据包是否有效的1位旗标;第三个是称为&ldquo
  • 关键字: Vivado   FIFO   存储器   RAM   C/C++  

用Xilinx Vivado HLS实现浮点复数QRD矩阵分解

  •   在数字信号处理领域,如自适应滤波、DPD系数计算、MIMO Decoder 等,常常需要矩阵解方程运算以获得其系数,因此需对矩阵进行求逆运算。然而,由于直接对矩阵求逆会导致庞大的运算量,所以在实际工程中往往需要先将矩阵分解成几个特殊矩阵(正规正交矩阵或上、下三角矩阵以求其逆矩阵需要更小的运算量)的乘积。目前,QRD矩阵分解法是求一般矩阵全部特征值的最有效且广泛应用的方法之一。它是将矩阵分解成一个正规正交矩阵Q与上三角形矩阵R,称为QRD矩阵分解。   由于浮点具有更大的数据动态范围,所以在众多多算法
  • 关键字: Xilinx   Vivado   

Xilinx: Stay Young, Stay energetic

  •   2012年4月,我从高校毕业后,加入了赛灵思北京研发团队,主要从事Vivado HLS的研发工作。作为计算机专业的毕业生,很多人问我为什么没有选择热门的互联网公司或者软件公司,而是选择了一家硬件公司。我的回答是:价值体现与创新。   选择一家公司,我看中的是个人对于公司的价值以及公司对于个人的价值。在这里,公司会根据每个人的技术特点,推荐相应的岗位,以便最大程度地发挥个人技术特长。对于我来说,研究生期间主要研究图像处理算法以及FPGA的程序设计。在这里,可以让我同时发挥软件和硬件的技术特长。
  • 关键字: Vivado HLS   FPGA   赛灵思  

用OpenCV和Vivado HLS加速基于Zynq SoC的嵌入式视觉应用开发

  • 将Vivado HLS与OpenCV库配合使用,既能实现快速原型设计,又能加快基于Zynq All Programmable SoC的Smarter Vision系统的开发进度。  计算机视觉技术几年来已发展成为学术界一个相当成熟的科研领域,目前许多视觉算法来自于数十年的科研成果。不过,我们最近发现计算机视觉技术正快速渗透到我们生活的方方面面。现在我们拥有能自动驾驶的汽车、能根据我们的每个动作做出反应的游戏机、自动工作的吸尘器、能根据我们的手势做出响应的手机,以及其它等视觉产品。  今天我们面临的挑战就是
  • 关键字: 赛灵思   Vivado   OpenCV   Smarter   SoC  

使用赛灵思Vivado设计套件的九大理由

  • 您的开发团队是否需要在极短的时间内打造出既复杂又富有竞争力的新一代系统?赛灵思All Programmable器件可助您一臂之力,它相对传统可编程逻辑和I/O,新增了软件可编程ARM®处理系统、可编程模拟混合信号(AMS)子系统和不断丰富的高复杂度的IP,支持开发团队突破原有的种种设计限制。
  • 关键字: 赛灵思   Vivado   ARM   以太网   LUT   DSP  

赛灵思推出Vivado设计套件WebPACK版本

  • All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布推出Vivado™设计套件的WebPACK版本,使设计人员能够立即免费获得业界首款SoC级的设计环境的器件专用版。
  • 关键字: 赛灵思   WebPACK   Vivado  

赛灵思发布Vivado设计套件2012.3将生产力提升数倍

  • All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布推出Vivado™设计套件2012.3版本,首次为在多核处理器工作站上运行该工具的客户提供全新的增强功能,大幅提升生产力,同时,还为加速设计实现提供了全新的参考设计。
  • 关键字: 赛灵思   FPGA   Vivado   Kintex-7  

赛灵思新一代Vivado设计套件首次面向公众开放

  • All Programmable FPGA、SoC和3D IC的全球领先供应商赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布首次面向所有用户全面开放其新一代设计环境Vivado™设计套件2012.2,该版本现已向目前所有质保期内的ISE®设计套件用户免费提供。
  • 关键字: 赛灵思   DSP   Vivado  

赛灵思重回DAC并提出关键问题

  • All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )宣布出席 2012 年 6 月 3 日至 7 日在美国旧金山举行的全球设计自动化大会 (DAC),这也是该公司 11 年后第一个展台展示活动,展示内容为其全新的Vivado™ 设计套件。随着专用器件设计的成本和风险不断提升,只有极少数超大批量商品的生产才适用于专用器件设计。针对成本、功耗、性能和密度等日益严格的产品需求,可编程平台已成为设计者的唯一选择。我们要问的是:在能够选择All
  • 关键字: 赛灵思   Vivado  

Vivado震撼来袭 FPGA进入全面可编程时代

  •   4年数百名研发工程师的夜以继日,1年100多家客户和联盟计划成员的亲身测试,4月25日,在外界毫无征兆的情况下,赛灵思(Xilinx)公司宣布推出全新的Vivado设计套件。Xilinx全球高级副总裁汤立人表示,Vivado不是已有15年历史的ISE设计套件的再升级(ISE采用的是当时极富创新性的基于时序的布局布线引擎),而是利用多维可拓展的数据模型建立设计实现流程,面向未来10年的all Programmable器件开发,在高集成度设计时代加速设计生产力。   我们正在进入一个全面的系统级器件时代
  • 关键字: Vivado   FPGA  

赛灵思客户共贺Vivado设计套件推出

  • 自从四年前赛灵思开始 Vivado 设计套件的开发工作以来,就一直与数百家赛灵思联盟计划成员和客户保持密切联系,力求让新发布的工具达到成熟状态。每个成员都发挥了积极作用,确保赛灵思能够推出一款真正提高生产力的工具套件,帮助客户突破在新一代“All Programmable” 器件设计过程中所面临的集成和实现瓶颈。以下是客户对 Vivado 设计套件的评价。
  • 关键字: 赛灵思   封装   Vivado  

针对未来十年 “All Programmable”器件的颠覆之作

  • 历经四年的开发和一年的试用版本测试,赛灵思可编程颠覆之作 Vivado 设计套件终于震撼登场,并通过其早期试用计划开始向客户隆重推出。新的工具套件面向未来十年 “All Programmable”器件而精心打造, 致力于加速其设计生产力。
  • 关键字: 赛灵思   器件   Vivado  

赛灵思Vivado设计套件震撼登场

  • 全球可编程平台领导厂商赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前全球公开发布以 IP及系统为中心的新一代颠覆性设计环境 Vivado 设计套件,致力于在未来十年加速“All Programmable”器件的设计生产力。Vivado不仅能加速可编程逻辑和 IO 的设计速度,而且还可提高可编程系统的集成度和实现速度,让器件能够集成 3D堆叠硅片互联技术、ARM 处理系统、模拟混合信号 (AMS) 和绝大大部分半导体IP 核。Vivado 设计套件突破了可编程系统集成度和实现速度
  • 关键字: 赛灵思   半导体   Vivado  

赛灵思公开发布Vivado设计套件常见问题解答

  • 集成的设计环境——Vivado 设计套件包括高度集成的设计环境和新一代从系统到 IC 级的工具,这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于 AMBA AXI4 互联规范、IP-XACT IP 封装元数据、工具命令语言 (TCL)、Synopsys 系统约束 (SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的的 Vivado 工具将各类可编程技术结合在一起,能够可扩展实现多达 1 亿个等效 ASIC 门的设计。
  • 关键字: 赛灵思   封装   Vivado  
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473